Suprasti 555 laikmatį ic

„555 Timer IC“ yra vienas iš dažniausiai naudojamų IC tarp studentų ir mėgėjų. Yra daugybė šio mikroprocesoriaus programų, dažniausiai naudojamų kaip vibratoriai, pavyzdžiui, ASTABLE MULTIVIBRATOR, MONOSTABLE MULTIVIBRATOR ir BISTABLE MULTIVIBRATOR. Čia galite rasti keletą grandinių, pagrįstų 5555 IC. Šioje pamokoje apžvelgiami įvairūs „555 Timer IC“ aspektai ir išsamiai paaiškinama jos veikla. Taigi pirmiausia galime suprasti, kokie yra stabilūs, monostabilūs ir bistabilūs vibratoriai.

TAIKOMAS MULTIVIBRATORIUS

Tai reiškia, kad išvestyje nebus stabilaus lygio. Taigi išvestis svyruos tarp aukšto ir žemo. Šis nestabilios išvesties simbolis naudojamas kaip laikrodžio arba kvadratinių bangų išvestis daugybei programų.

MONOSTABILUS MULTIVIBRATORIUS

Tai reiškia, kad bus viena stabili būsena ir viena nestabili būsena. Stabilią būseną vartotojas gali pasirinkti tiek aukštą, tiek žemą. Jei stabilus išėjimas yra pasirinktas didelis, tada laikmatis visada stengiasi išleisti aukštą rezultatą. Taigi, kai suteikiama pertrauka, laikmatis trumpam eina žemai, o kadangi žemos būsenos padėtis yra nestabili, po to jis pasiekia aukštą lygį. Jei stabili būsena pasirenkama žemai, su pertraukimu išėjimas trumpam pakyla aukštai, kol pasiekia žemą.

DVIPUSIAS MULTIVIBRATORIUS

Tai reiškia, kad abi išėjimo būsenos yra stabilios. Su kiekvienu pertraukimu išvestis keičiasi ir lieka ten. Pavyzdžiui, išvestis laikoma aukšta dabar, kai jos pertraukimas yra žemas ir lieka žemas. Iki kito pertraukimo jis eina aukštai.

Svarbios 555 laikmačio IC charakteristikos

NE555 IC yra 8 kontaktų įrenginys. Svarbios laikmačio elektrinės charakteristikos yra tai, kad jis neturėtų būti naudojamas virš 15 V, tai reiškia, kad šaltinio įtampa negali būti didesnė nei 15 V. Antra, iš lusto negalime ištraukti daugiau nei 100 mA. Jei jų nesilaikysite, IC bus sudegęs ir sugadintas.

Darbinis paaiškinimas

Laikmatis iš esmės susideda iš dviejų pagrindinių statybinių blokų ir jie yra:

1. Palyginamieji (du) arba du op-amp

2. Vienas SR flip-flop (nustatykite atstatymo flip-flop)

Kaip parodyta aukščiau esančiame paveikslėlyje, laikmatyje yra tik du svarbūs komponentai, jie yra lyginamasis ir šnipštas. Leidžia suprasti, kas yra palyginimai ir šlepetės.

Palygintuvai: komparatorius yra tiesiog įtaisas, lyginantis įtampą įvesties gnybtuose (invertuojančiose (- VE) ir neinvertuojančiose (+ VE) gnybtuose). Taigi, atsižvelgiant į teigiamo ir neigiamo įėjimo prievado gnybtų skirtumus, nustatoma palyginamojo junginio išvestis.

Pvz., Apsvarstykite teigiamos įėjimo gnybto įtampą + 5 V, o neigiamą įėjimo gnybto įtampą - + 3 V. Skirtumas yra toks: 5-3 = + 2v. Kadangi skirtumas yra teigiamas, teigiamą smailės įtampą gauname lygintuvo išvestyje.

Kitas pavyzdys, jei teigiama gnybto įtampa yra + 3 V, o neigiamos įėjimo gnybto įtampa yra + 5 V. Skirtumas yra + 3- + 5 = -2 V, nes skirtumo įėjimo įtampa yra neigiama. Komparatoriaus išvestis bus neigiama didžiausia įtampa.

Jei, pavyzdžiui, teigiamą įvesties gnybtą laikykite INPUT, o neigiamą įvesties gnybtą - NUORODA, kaip parodyta aukščiau esančiame paveiksle. Taigi įtampos skirtumas tarp INPUT ir REFERNCE yra teigiamas, mes gauname teigiamą palyginimo rezultatą. Jei skirtumas yra neigiamas, tada lyginamojo išėjimo rezultatas bus neigiamas arba pagrįstas.

„Flip-Flop“: „Flip-flop“ yra atminties langelis, kuriame galima saugoti vieną duomenų bitą. Paveiksle galime pamatyti SR flip-flop tiesos lentelę.

Yra keturi būsenos šlepetės dviem įėjimams; tačiau šiam atvejui turime suprasti tik dvi šlepinio būsenas.

S	R	Klausimas	Q '(Q juosta)
0	1	0	1
1	0	1	0

Kaip parodyta lentelėje, nustatytų ir atstatytų įėjimų atveju gauname atitinkamus išėjimus. Jei nustatytame kontakte yra impulsas, o atstatymo metu žemas lygis, tada „flip-flop“ išsaugo vieną vertę ir suteikia didelę logiką Q terminale. Ši būsena tęsiasi tol, kol atstatymo kaištis gauna impulsą, o nustatytas kaištis turi žemą logiką. Tai nustato flip-flop, todėl išėjimas Q tampa žemas ir ši būsena tęsiasi tol, kol vėl nustatomas flip-flop.

Tokiu būdu „flip-flop“ saugo vieną duomenų bitą. Kitas dalykas yra Q ir Q juosta visada yra priešinga.

Laikmatyje lygintuvas ir šlepetė sujungiami.

Apsvarstykite, ar į laikmatį tiekiamas 9 V, nes įtampos skirstytuvas susidaro iš rezistorių tinklo laikmačio viduje, kaip parodyta blokinėje diagramoje; prie lyginamųjų kaiščių bus įtampa. Taigi dėl įtampos skirstytuvo tinklo neigiamame lyginamojo gnybte turėsime + 6 V. Ir + 3V ties antrojo palyginamojo elemento teigiamaisiais gnybtais.

Kitas dalykas yra lygintuvas, vienas išėjimas yra prijungtas prie šnipšto atstatymo kaiščio, taigi lyginamasis vienas išėjimas eina aukštai iš žemos, tada flip-flop bus atstatytas. Kita vertus, antroji lyginamoji išvestis yra sujungta su nustatytu „flip-flop“ kaiščiu, taigi, jei antroji palyginamoji išvestis pasiekia aukštą žemą lygį, „flip-flop“ rinkiniai ir saugo VIENĄ.

Dabar, jei mes atidžiai stebėsime, kai įtampa mažesnė nei + 3 V prie paleidimo kaiščio (neigiama antrojo lyginamojo įvesties įvestis), lygintuvo išėjimas yra žemas nuo aukšto, kaip aptarta anksčiau. Šis impulsas nustato flip-flop ir jis išsaugo vieną vertę.

Dabar, jei prie slenksčio kaiščio pritaikysime aukštesnę nei + 6 V įtampą (teigiamas vieno lyginamojo įėjimo įėjimas), lyginamojo įrenginio išėjimas bus nuo mažo iki aukšto. Šis impulsas atstato „flip-flop“ ir „flip-flip store“ nulį.

Kitas dalykas atsitinka peršokant šnipštą, kai jis atstato išleidimo kaištį, kai įjungiamas Q1, jis prijungiamas prie žemės. Q1 tranzistorius įsijungia, nes atstatant Qbar yra didelis ir yra prijungtas prie Q1 bazės.

Puikioje konfigūracijoje čia prijungtas kondensatorius per šį laiką išsikrauna, todėl laikmačio išvestis per tą laiką bus maža. Stebimoje konfigūracijoje laikas, per kurį kondensatorius įkrauna, trigerio kaiščio įtampa bus mažesnė nei + 3 V, taigi šnipštas bus saugokite vieną ir išvestis bus didelė.

Nuostabios konfigūracijos, kaip parodyta paveiksle, Išėjimo signalo dažnis priklauso nuo RA, RB rezistorių ir kondensatoriaus C. Lygtis pateikiama kaip

Dažnis (F) = 1 / (laikotarpis) = 1,44 / ((RA + RB * 2) * C).

Čia RA, RB yra varžos vertės, o C - talpos vertė. Pateikdami pasipriešinimo ir talpos vertes į aukščiau pateiktą lygtį, gauname išėjimo kvadratinės bangos dažnį.

Aukšto lygio logikos laikas nurodomas kaip TH = 0,693 * (RA + RB) * C

Žemo lygio logikos laikas nurodomas, TL = 0,693 * RB * C

Išvesties kvadratinės bangos darbo santykis nurodomas taip: Darbo ciklas = (RA + RB) / (RA + 2 * RB).

555 Laikmačio kaiščių schema ir aprašymai

Kaip parodyta paveikslėlyje, 555 laikmačio IC yra aštuoni kaiščiai, 1. Žemė.

2. Trigeris.

3. Išvestis.

4. Nustatykite iš naujo.

5. Valdymas

6. Slenkstis.

7. Išleidimas

8. Galia arba Vcc

1 kaištis. Įžeminimas: šis kaištis neturi jokios specialios funkcijos. Jis yra prijungtas prie žemės kaip įprasta. Kad laikmatis veiktų, šį kaištį reikia ir reikia prijungti prie žemės.

8 kaištis. Maitinimas arba VCC: šis kaištis taip pat neturi specialios funkcijos. Jis prijungtas prie teigiamos įtampos. Kad laikmatis veiktų, šis kaištis turi būti prijungtas prie teigiamos įtampos, kurios diapazonas yra nuo + 3,6v iki +15v.

4 kaištis. Nustatyti iš naujo: Kaip jau aptarta anksčiau, laikmačio luste yra „flip-flop“. „Flip-flop“ išvestis valdo lusto išvestį ties pin3.

„Reset“ kaištis yra tiesiogiai sujungtas su „flip-flop“ MR (Master Reset). Stebėdami galime pastebėti mažą apskritimą prie šnipšto MR. Šis burbulas reiškia, kad MR (pagrindinis atstatymas) kaištis yra aktyvus LOW trigeris. Tai reiškia, kad „flip-flop“, norėdamas iš naujo nustatyti MR kaiščio įtampą, turi būti nuo HIGH iki LOW. Taikant šią žemyn logiką, „flip-flop“ vargu ar bus nuleistas žemyn. Taigi išvestis eina LOW, nepaisant jokių kaiščių.

Šis kaištis yra prijungtas prie VCC, kad „flip-flop“ nesustotų iš naujo.

3 kaištis. IŠĖJIMAS: Šis kaištis taip pat neturi specialios funkcijos. Šis kaištis yra paimtas iš PUSH-PULL konfigūracijos, kurią sudaro tranzistoriai.

Push pull konfigūracija parodyta paveiksle. Dviejų tranzistorių pagrindai yra prijungti prie „flip-flop“ išėjimo. Taigi, kai „flip-flop“ išėjime pasirodo aukšta logika, NPN tranzistorius įsijungia, o išėjime pasirodo + V1. Kai „flip-flop“ išėjime atsirado logika „LOW“, PNP tranzistorius įsijungia ir išvestis ištraukiama į žemę arba –V1 pasirodo išėjime.

Taigi, kaip „push-pull“ konfigūracija naudojama norint gauti kvadratinę bangą išėjime pagal valdymo logiką iš „flip-flop“. Pagrindinis šios konfigūracijos tikslas yra grąžinti apkrovą atgal. Na, akivaizdu, kad „flip-flop“ negali išvesties 100mA.

Iki šiol mes aptarėme kaiščius, kurie jokiomis sąlygomis nekeičia išvesties būklės. Likę keturi kaiščiai yra ypatingi, nes jie nustato laikmačio lusto išvesties būseną, dabar aptarsime kiekvieną iš jų.

5 kontaktas. Valdymo kaištis : valdymo kaištis yra prijungtas nuo neigiamo pirmojo palyginimo įvesties kaiščio.

Apsvarstykite atvejį, kai įtampa tarp VCC ir GROUND yra 9v. Dėl lusto įtampos daliklio, kaip parodyta 8 puslapio 3 paveiksle, įtampa valdymo kaište bus VCC * 2/3 (kai VCC = 9, kaiščio įtampa = 9 * 2/3 = 6V).

Šio kaiščio funkcija suteikti vartotojui tiesioginį valdymą prieš pirmąjį palyginimą. Kaip parodyta aukščiau esančiame paveikslėlyje, pirmojo lyginamojo įrenginio išvestis paduodama iš naujo. Prie šio kaiščio galime įdėti kitą įtampą, tarkime, jei prijungsime jį prie + 8v. Dabar atsitinka taip, kad „THRESHOLD“ kaiščio įtampa turi siekti + 8 V, kad būtų galima iš naujo nustatyti „flip-flop“ ir nuvilkti išvestį žemyn.

Įprastu atveju V-išėjimas bus žemas, kai kondensatorius įkraunamas iki 2 / 3VCC (+ 6V 9V maitinimui). Dabar, kai mes nustatėme skirtingą įtampą valdymo kaište (lyginamasis neigiamas arba atstatytas palyginamasis).

Kondensatorius turėtų įkrauti, kol jo įtampa pasieks valdymo kaiščio įtampą. Dėl šio jėgos kondensatoriaus įkrovimo keičiasi signalo įjungimo ir išjungimo laikas. Taigi išvesties raciono pokytis skiriasi.

Paprastai šis kaištis traukiamas žemyn kondensatoriumi. Siekiant išvengti nepageidaujamo triukšmo trukdymo darbui.

2 kaištis. TRIGGER: Trigerio kaištis nutempiamas iš neigiamo antrojo lygintuvo įvesties. Du lyginamieji išėjimai yra prijungti prie SET šleifo. Su dviejų išėjimų aukštu lygintuvu gauname aukštą įtampą laikmačio išėjime. Taigi galime sakyti, kad paleidimo kaištis valdo laikmačio išvestį.

Dabar reikia atkreipti dėmesį į tai, kad žema įtampa ties paleidimo kaiščiu priverčia aukštą išėjimo įtampą, nes ji yra apverčiama antrojo lygintuvo įvestis. Įjungiamojo kaiščio įtampa turi būti žemesnė už VCC * 1/3 (naudojant VCC 9v, kaip manoma, VCC * (1/3) = 9 * (1/3) = 3 V). Taigi, norint, kad laikmačio išvestis būtų aukšta, įtampa ties paleidimo kaiščiu turi būti mažesnė nei 3 V (9v maitinimo šaltiniui).

Jei šis kaištis yra prijungtas prie žemės, išvestis visada bus didelė.

6 kaištis. THRESHOLD: slenksčio kaiščio įtampa nustato, kada reikia iš naujo nustatyti laikmačio apvertimą. Ribinis kaištis yra gaunamas iš teigiamo palyginamojo elemento įvesties1.

Čia įtampos skirtumas tarp „THRESOLD“ kaiščio ir „CONTROL“ kaiščio nustato 2 komparatoriaus išėjimą ir iš naujo nustatymo logiką. Jei įtampos skirtumas yra teigiamas, „flip-flop“ nustatomas iš naujo ir jo galia maža. Jei skirtumas yra neigiamas, išvestį lemia SET kaiščio logika.

Jei valdymo kaištis atidarytas. Tada įtampa, lygi arba didesnė už VCC * (2/3) (ty 6 V 9 V maitinimo šaltiniui), iš naujo nustatys šlepetę. Taigi išeina mažai.

Taigi galime daryti išvadą, kad THRESHOLD kaiščio įtampa nustato, kada išėjimas turėtų būti žemas, kai atidarytas valdymo kaištis.

7 kaištis. IŠMETIMAS: Šis kaištis paimtas iš atviro tranzistoriaus kolektoriaus. Kadangi tranzistorius (ant kurio buvo paimtas išleidimo kaištis, Q1), jo pagrindas buvo prijungtas prie Qbar. Kai ouput eina žemai arba flip-flop iš naujo, išleidimo kaištis yra pritvirtintas prie žemės. Kadangi Qbar bus didelis, kai Q yra mažas, todėl tranzistorius Q1 įsijungia, nes tranzistoriaus bazė gavo galią.

Šis kaištis paprastai išleidžia kondensatorių ASTABLE konfigūracijoje, todėl pavadinimas IŠKRAUTI.