Pilna papildymo grandinė ir jos konstrukcija

Ankstesnėje pusiau sumaišytų grandinių konstravimo pamokoje mes matėme, kaip kompiuteris naudoja vieno bitų dvejetainius skaičius 0 ir 1, kad sukurtumėte ir sukurtume SUM ir atlikimą. Šiandien mes sužinosime apie „ Full-Adder Circuit“ konstrukciją.

Čia yra trumpa idėja apie dvejetainius pridėtojus. Iš esmės yra dviejų tipų „Adder“ rūšys: „ Halder Adder“ ir „Full Adder“. Pusiau sumaišius galime pridėti 2 bitų dvejetainius skaičius, tačiau kartu su dviem dvejetainiais skaičiais mes negalime pridėti nešimo bito per pusę. Tačiau „Full Adder“ grandinėje galime pridėti nešiojimo bitą kartu su dviem dvejetainiais skaičiais. Mes taip pat galime pridėti kelis bitų dvejetainius skaičius kaskadomis visose sumavimo grandinėse, kurias pamatysime vėliau šioje pamokoje. Mes taip pat naudojame IC 74LS283N, kad praktiškai pademonstruotume „ Full Adder“ grandinę.

Visa „Adder“ grandinė:

Taigi mes žinome, kad pusės papildymo grandinė turi didelį trūkumą, kad mes neturime galimybių pateikti „Carry in“ bitų. Jei pilnai sumodeliuota konstrukcija, mes iš tikrųjų galime atlikti įvestį į grandinę ir galime ją pridėti su kitomis dviem įvestimis A ir B. Taigi, jei „Full Adder“ grandinė yra trys įėjimai A, B ir „Carry In“, mes gaus galutinę produkciją SUM ir vykdys. Taigi, A + B + NURODYTI = SUMA ir IŠVYKTI.

Pagal matematiką, jei mes pridėtume du pusinius skaičius, gautume visą skaičių, tas pats dalykas vyksta ir čia, sudarant pilną suminės grandinės grandinę. Pridedame dvi pusės papildymo grandines su papildomu OR vartų pridėjimu ir gauname pilną visos sumavimo grandinę.

Visos „Adder Circuit“ konstrukcijos:

Pažiūrėkime į blokinę diagramą,

Visa papildymo grandinėkonstrukcija parodyta pirmiau pateiktoje blokinėje schemoje, kur dvi pusės papildymo grandinės pridėtos kartu su OR vartais. Pirmosios pusės papildymo grandinė yra kairėje pusėje, mes du du vieno bitų dvejetainius įėjimus A ir B. Kaip matyti ankstesnėje pusės papildymo instrukcijoje, bus du išėjimai - SUM ir Atlikti. Pirmosios pusės papildomosios grandinės SUM išvestis toliau teikiama antrosios pusės papildymo grandinės įėjimui. Mes pateikėme perkėlimo bitą kitoje antrosios pusės užsakymo grandinės įvestyje. Vėlgi, tai suteiks SUM išpildymą ir atlikimą. Ši SUM išvestis yra galutinė „Full adder“ grandinės išvestis. Kita vertus, pirmosios pusės papildymo grandinės atlikimas ir antrosios papildymo grandinės vykdymas toliau pateikiami į ARBA loginius vartus. Po logikos ARBA dviejų „Carry“ išėjimų, mes gausime galutinę visos sumavimo grandinės vykdymą.

Galutinis įvykdymas reiškia reikšmingiausią bitą arba MSB.

Jei pamatysime tikrąją grandinę pilno papildymo viduje, pamatysime du Half pridėtojus, naudojančius XOR vartus ir AND vartus su papildomais ARBA vartais.

Aukščiau pateiktame paveikslėlyje vietoj blokinės diagramos rodomi tikrieji simboliai. Ankstesnėje pusiau papildytoje pamokoje mes matėme dviejų loginių vartų tiesos lentelę, kurioje yra dvi įvesties parinktys: XOR ir AND vartai. Čia grandinėje pridedami papildomi vartai, ARBA vartai.

Čia galite sužinoti daugiau apie „Logic“ vartus.

Tiesos lentelė, skirta pilnai sumodeliuotai grandinei:

Kadangi „ Full adder“ grandinė nagrinėja tris įvestis, lentelė „Tiesa“ taip pat atnaujinta trim įvesties stulpeliais ir dviem išvesties stulpeliais.

Įgabenti	A įvestis	B įvestis	SUMA	Vykdyti
0	0	0	0	0
0	1	0	1	0
0	0	1	1	0
0	1	1	0	1
1	0	0	1	0
1	1	0	0	1
1	0	1	0	1
1	1	1	1	1

Mes taip pat galime išreikšti visą sumavimo grandinės konstrukciją Būlio išraiška.

SUM atveju mes pirmiausia XOR A ir B įvestis, tada mes vėl XOR išvestį su Carry in. Taigi, suma yra (A XOR B) XOR C.

Taip pat galime tai išreikšti naudodami (A ⊕ B) ⊕ Carry in.

Dabar „Vykdymui“ tai yra A IR B ARBA nešimas (A XOR B), kurį toliau vaizduoja AB + (A ⊕ B).

Kaskadinės papildymo grandinės

Nuo šiol mes aprašėme vieno bito sumatymo grandinės su loginiais vartais konstrukciją. Bet ką daryti, jei norime pridėti du daugiau nei vieno bitų skaičius?

Čia yra visos sumavimo grandinės pranašumas. Mes galime kaskaduoti vieno bito pilno sumavimo grandines ir galime pridėti du kelių bitų dvejetainius skaičius. Šio tipo kaskadinė visos sumos grandinė vadinama „ Ripple Carry Adder“ grandine.

Esant „ Ripple Carry Adder“ grandinei, kiekvieno pilno papildiklio vykdymas yra kitos reikšmingiausios papildymo grandinės nešiojimas. Kai „Carry“ antgalis banguoja kitame etape, jis vadinamas „Ripple Carry Adder“ grandine. Nešiojimo antgalis banguotas iš kairės į dešinę (LSB - MSB).

Pirmiau pateiktoje blokinėje diagramoje pridedame du trijų bitų dvejetainius skaičius. Matome, kad trys pilnos suminės grandinės yra kaskadinės. Šios trys pilnos sumavimo grandinės sukuria galutinį SUM rezultatą, kurį sukuria tos trys suminės išvestys iš trijų atskirų pusiau sumaišytų grandinių. „Atlikti“ yra tiesiogiai prijungtas prie kitos reikšmingos papildymo grandinės. Pasibaigus paskutinei sumaišymo grandinei, atlikite galutinį atlikimo antgalį.

Šio tipo grandinės taip pat turi apribojimų. Tai sukels nepageidaujamą vėlavimą, kai bandysime pridėti daug skaičių. Šis vėlavimas vadinamas dauginimo vėlavimu. Pridėjus du 32 bitų arba 64 bitų skaičius, „Carry out“ bitą, kuris yra galutinio išvesties MSB, palaukite, kol pasikeis ankstesni loginiai vartai.

Norint įveikti šią situaciją, reikalingas labai didelis laikrodžio greitis. Tačiau ši problema gali būti išspręsta naudojant dvejetainės suminės skaitiklio grandinės perdavimo perspektyvą schemą, kur lygiagretusis skaitiklis naudojamas perkelti bitui iš A ir B įvesties.

Praktinis visos papildomos grandinės demonstravimas:

Mes naudosime visą sumavimo logikos lustą ir naudodami jį pridėsime 4 bitų dvejetainius skaičius. Mes naudosime TTL 4 bitų dvejetainę sumavimo grandinę naudodami IC 74LS283N.

Naudojami komponentai

1. 4 kontaktų panardinimo jungikliai 2 vnt
2. 4vnt raudoni šviesos diodai
3. 1vnt žalias LED
4. 8vnt 4.7k rezistoriai
5. 74LS283N
6. 5 vnt. 1k rezistoriai
7. Bandomoji Lenta
8. Jungiamieji laidai
9. 5V adapteris

Aukščiau pateiktame paveikslėlyje parodytas 74LS283N. 74LS283N yra 4 bitų pilno TTL lustas su žvilgsnio į priekį funkcija. Kaiščių schema parodyta žemiau esančioje schemoje.

16 ir 8 kaiščiai yra atitinkamai VCC ir „Ground“, 5, 3, 14 ir 12 kaiščiai yra pirmasis 4 bitų skaičius (P), kur 5 kaištis yra MSB, o 12 kaištis yra LSB. Kita vertus, kaiščiai 6, 2, 15, 11 yra antrasis 4 bitų skaičius, kai kaištis 6 yra MSB, o kaištis 11 - LSB. 4, 1, 13 ir 10 kaiščiai yra SUM išvestis. 4 kaištis yra MSB, o kaištis 10 - LSB, kai jų nėra.

4.7k rezistoriai naudojami visuose įvesties kaištuose, kad logika būtų 0, kai DIP jungiklis yra OFF būsenoje. Dėl rezistoriaus galime lengvai pereiti nuo logikos 1 (dvejetainis bitas 1) prie logikos 0 (dvejetainis bitas 0). Mes naudojame 5 V maitinimo šaltinį. Kai DIP jungikliai įjungti, įvesties kaiščiai sutrumpinami 5 V įtampa; mes naudojome raudonus šviesos diodus, kad reprezentuotume SUM bitus, o žalias - „Led for Carry out“.

Taip pat patikrinkite toliau pateiktą demonstracinį vaizdo įrašą, kuriame mes parodėme pridėdami du 4 bitų dvejetainius skaičius.