- D Šlepetė:
- Būtini komponentai:
- D „Flip-Flop“ grandinės schema ir paaiškinimas:
- Praktinis D flip-flop demonstravimas:
Terminas skaitmeninis elektronikoje reiškia duomenų generavimą, apdorojimą ar saugojimą dviejų būsenų pavidalu. Dvi būsenos gali būti vaizduojamos kaip AUKŠTOS arba ŽEMOS, teigiamos arba nepozityvios, nustatytos arba atstatytos, o tai galiausiai yra dvejetainė. Aukštas yra 1, o žemas - 0, taigi skaitmeninė technologija išreiškiama 0 ir 1 serijomis. Pavyzdys yra 011010, kuriame kiekvienas terminas reiškia atskirą būseną. Taigi šis fiksavimo procesas aparatinėje įrangoje atliekamas naudojant tam tikrus komponentus, tokius kaip fiksatorius arba „Flip-flop“, „Multiplexer“, „Demultiplexer“, „Encoders“, „Decoders“ ir kt., Visi kartu vadinami nuosekliomis loginėmis grandinėmis.
Taigi, mes ketiname aptarti apie šlepetes, dar vadinamus skląsčiais. Užraktai taip pat gali būti suprantami kaip „Bistable Multivibrator“ kaip dvi stabilios būsenos. Paprastai šios skląsčio grandinės gali būti tiek aktyvios, tiek didelės, tiek aktyvios ir mažos, ir jas gali suveikti atitinkamai HIGH arba LOW signalai.
Paplitę šlepetės tipai yra:
- RS šlepetė (RESET-SET)
- D Šaltinis (duomenys)
- JK „Flip-flop“ („Jack-Kilby“)
- T „Flip-flop“ („Toggle“)
Iš pirmiau išvardytų tipų tik JK ir D šlepetės yra integruotos IC formos, taip pat plačiai naudojamos daugumoje programų. Čia šiame straipsnyje aptarsime apie D tipo „Flip Flop“.
D Šlepetė:
D Šlepetės taip pat naudojamos kaip atminties saugojimo elementų ir duomenų procesorių dalis. D flip-flop gali būti pastatytas naudojant NAND vartus arba su NOR vartais. Dėl savo universalumo juos galima įsigyti kaip IC paketus. Pagrindinės D flip-flop programos yra įvesti laiko grandinės vėlavimą kaip buferį, imant duomenis tam tikrais intervalais. D flip-flop yra paprastesnis laidų sujungimo atžvilgiu, palyginti su JK flip-flop. Čia mes naudojame NAND vartus, kad pademonstruotume D flip flop.
Kai laikrodžio signalas yra LOW, įvestis niekada neturės įtakos išvesties būsenai. Laikas turi būti aukštas, kad įėjimai suaktyvėtų. Taigi D flip-flop yra kontroliuojamas dvilypis fiksatorius, kuriame laikrodžio signalas yra valdymo signalas. Vėlgi, tai suskirstoma į teigiamą krašto sukeltą D šnipštą ir neigiamą briaunos sukeltą D šnipštą. Taigi, išvestis turi dvi stabilias būsenas, pagrįstas įvestimis, kurios buvo aptartos toliau.
D Flip-Flop tiesos lentelė:
|
Laikrodis |
ĮVADAS |
IŠĖJIMAS |
|
|
D |
Klausimas |
Q ' |
|
|
MAŽAI |
x |
0 |
1 |
|
AUKŠTAS |
0 |
0 |
1 |
|
AUKŠTAS |
1 |
1 |
0 |
D (duomenys) yra įvesties būsena D flip-flop. Q ir Q 'reiškia flip-flop išvesties būsenas. Pagal lentelę, remiantis įvestimis, produkcija keičia savo būseną. Tačiau svarbu atsižvelgti į tai, kad visa tai gali įvykti tik esant laikrodžio signalui. Tai veikia tiksliai kaip SR flip-flop vien tik nemokamiems įėjimams.
D Flip-Flop vaizdavimas naudojant loginius vartus:
|
ĮVADAS |
IŠĖJIMAS |
|
|
1 įvestis |
2 įvestis |
3 išėjimas |
|
0 |
0 |
1 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
Taigi, lyginant NAND vartų tiesos lentelę ir taikant įvestį, kaip nurodyta D flip-flop tiesos lentelėje, galima analizuoti išvestį. Analizuojant pirmiau pateiktą surinkimą kaip trijų pakopų struktūrą, atsižvelgiant į ankstesnę būseną (Q ') 0
kai D = 1 ir LAIKRODIS = AUKŠTAS
Išvestis: Q = 1, Q '= 0. Darbas teisingas.
IŠ anksto nustatyti ir išvalyti:
D šlepe yra dar du įėjimai, ty PRESET ir CLEAR. HIGH signalas į CLEAR kaištį padarys Q išvestį atstatytą, kuris yra 0. Panašiai kaip HIGH signalas į PRESET kaištį, nustatys Q išėjimą Q. Taigi pats pavadinimas paaiškina kaiščių aprašymą.
|
Laikrodis |
ĮVADAS |
IŠĖJIMAS |
|||
|
IŠ anksto |
AŠKI |
D |
Klausimas |
Q ' |
|
|
X |
AUKŠTAS |
MAŽAI |
X |
1 |
0 |
|
X |
MAŽAI |
AUKŠTAS |
X |
0 |
1 |
|
X |
AUKŠTAS |
AUKŠTAS |
X |
1 |
1 |
|
AUKŠTAS |
MAŽAI |
MAŽAI |
0 |
0 |
1 |
|
AUKŠTAS |
MAŽAI |
MAŽAI |
1 |
1 |
0 |
IC paketas:
Čia naudojamas IC yra HEF4013BP (dvigubas D tipo šlepetė). Tai 14 kontaktų pakuotė, kurioje yra 2 atskiri D šlepetės. Žemiau pateikiama kaiščių schema ir atitinkamas kaiščių aprašymas.
|
PIN kodą |
PIN aprašas |
|
Klausimas |
Tikra išvestis |
|
Q ' |
Komplimentų išėjimas |
|
CP |
Laikrodžio įvestis |
|
Kompaktinis diskas |
CLEAR - tiesioginis įvestis |
|
D |
Duomenų įvedimas |
|
SD |
PRESET - tiesioginis įvestis |
|
V SS |
Žemė |
|
V DD |
Maitinimo įtampa |
Būtini komponentai:
- IC HEF4013BP (dvigubas D flip-flop) - 1 Nr.
- LM7805 - 1Nr.
- Lytėjimo jungiklis - 4 Nr.
- 9 V akumuliatorius - 1 Nr.
- LED (žalia - 1; raudona - 1)
- Rezistoriai (1kὨ - 4; 220kὨ -2)
- Bandomoji Lenta
- Jungiamieji laidai
D „Flip-Flop“ grandinės schema ir paaiškinimas:
Čia mes panaudojome IC HEF4013BP, kad pademonstruotume D Flip Flop Circuit, kurio viduje yra du D tipo Flip Flop . IC HEF4013BP maitinimo šaltinis V DD svyruoja nuo 0 iki 18 V, o duomenis galima rasti duomenų lape. Žemiau pateikiama momentinė nuotrauka. Kadangi mes naudojome šviesos diodą išėjime, šaltinis buvo apribotas iki 5 V.
Šviesos diodų įtampai riboti naudojome reguliatorių LM7805.
Praktinis D flip-flop demonstravimas:
Mygtukai D (duomenys), PR (iš anksto nustatyti), CL (išvalyti) yra D flip-flop įvestys. Du šviesos diodai Q ir Q 'žymi „flip-flop“ išėjimo būsenas. 9 V baterija veikia kaip įtampos reguliatoriaus LM7805 įvestis. Taigi reguliuojamas 5 V išėjimas naudojamas kaip Vcc ir kaiščių tiekimas į IC. Taigi esant skirtingam įėjimui esant D, atitinkamą išėjimą galima matyti per šviesos diodus Q ir Q '.
Į kaiščiai CLK, CL, D ir PR paprastai nugriauti pradinę būklę, kaip parodyta žemiau. Taigi numatytoji įvesties būsena bus maža visuose kaiščiuose. Taigi pradinė būsena pagal tiesos lentelę yra tokia, kaip parodyta aukščiau. Q = 1, Q '= 0.
Žemiau mes apibūdinome įvairias D tipo „Flip-Flop“ būsenas, naudodamos „D“ flip flop grandinę, pagamintą ant duonos lentos.
1 būsena:
Laikrodis - LOW; D - 0; PR - 0; CL - 1; Q - 0; Q '- 1
1 būsenos įvestims RED šviečia šviečiant, nurodant, kad Q 'yra AUKŠTAS, o ŽALIOS - Q rodo, kad LOW. Kaip aptarta aukščiau, kai CLEAR yra nustatytas į HIGH, Q nustatomas iš naujo į 0 ir tai galima pamatyti aukščiau.
2 būsena:
Laikrodis - LOW; D - 0; PR - 1; CL - 0; Q - 1; Q '- 0
2 būsenos įvestims žalios spalvos šviečia rodant, kad Q yra AUKŠTAS, o RED LED rodo, kad Q 'yra LOW. Kaip aptarta aukščiau, kai PRESET yra nustatyta į HIGH, Q yra nustatyta į 1 ir tai galima pamatyti aukščiau.
3 būsena: laikrodis - LOW; D - 0; PR - 1; CL - 1; Q - 1; Q '- 1
3 būsenos įvestims RED ir GREEN šviečia švytėjimai, rodantys, kad Q ir Q 'iš pradžių yra AUKŠTOS. Kai PR ir CL atleidžiami atleidus mygtukus, būsena išnyksta.
4 būsena: laikrodis - AUKŠTAS; D - 0; PR - 0; CL - 0; Q - 0; Q '- 1
4 būsenos įėjimams RED lemputės šviečia, nurodant, kad Q 'yra AUKŠTAS, o ŽALIOS lemputės rodo, kad Q yra ŽEMOS. Ši būsena yra stabili ir išlieka ten iki kito laikrodžio ir įvesties. Kadangi suaktyvinamas laikrodis „LOW to HIGH“, prieš paspaudžiant mygtuką „CLOCK“, reikia paspausti D įvesties mygtuką.
5 būsena: laikrodis - AUKŠTAS; D - 1; PR - 0; CL - 0; Q - 1; Q '- 0
5 būsenos įžangoms žalios spalvos šviečia rodant, kad Q yra AUKŠTAS, o RED - LED rodo, kad Q 'yra LOW. Ši būsena taip pat yra stabili ir išlieka ten iki kito laikrodžio ir įvesties. Kadangi suaktyvinamas laikrodis „LOW to HIGH“, prieš paspaudžiant mygtuką „CLOCK“, reikia paspausti D įvesties mygtuką.
