- Pusės sumaišytojo grandinė:
- Pusiau papildomos grandinės statyba:
- Pusiau papildytojo loginė grandinė:
- Praktinis pusės papildymo grandinės demonstravimas:
Kompiuteris naudoja dvejetainius skaičius 0 ir 1. Papildiklio grandinė naudoja šiuos dvejetainius skaičius ir apskaičiuoja pridėjimą. Dvejetainiai padidinimas grandinės gali būti pagamintas naudojant ex-ARBA ir IR vartai. Sumuojant išvestį pateikiami du elementai, iš kurių vienas yra SUM, o antrasis - atlikimas.
Kai naudosime aritmetinį sumavimo procesą savo 10 pagrindinėje matematikoje, pavyzdžiui, pridėdami du skaičius
Kiekvieną stulpelį pridedame iš dešinės į kairę ir, jei pridėjimas yra didesnis arba lygus 10, mes naudojame nešiojimą. Pirmajame papildyme 6 + 4 yra 10. Mes parašėme 0 ir perkeliame 1 į kitą stulpelį. Taigi, kiekviena vertė turi svertinę vertę pagal jos stulpelio padėtį.
Sudėjus dvejetainį skaičių, procesas yra tas pats. Vietoj dviejų denarų skaičių čia naudojami dvejetainiai skaičiai. Dvejetainiais skaičiais gauname tik du skaičius arba 1, arba 0. Šie du skaičiai gali atstovauti SUM ar atlikti arba abu. Kaip ir dvejetainių skaičių sistemoje, 1 yra didžiausias skaitmuo, nešimą mes gaminame tik tada, kai pridėjimas yra lygus arba didesnis už 1 + 1 ir dėl to pernešimo bitai bus perduodami kitame stulpelyje.
Iš esmės yra dviejų tipų „Adder“ rūšys: „ Halder Adder“ ir „Full Adder“. Pusiau sumaišius galime pridėti 2 bitų dvejetainius skaičius, tačiau kartu su dviem dvejetainiais skaičiais mes negalime pridėti nešimo bito per pusę. Tačiau „Full Adder“ grandinėje galime pridėti nešiojimo bitą kartu su dviem dvejetainiais skaičiais. Mes taip pat galime pridėti kelis bitų dvejetainius skaičius kaskadomis visose sumavimo grandinėse. Šioje pamokoje daugiausia dėmesio skirsime „Halder Adder“ grandinei, o kitoje pamokoje aptarsime „Full adder“ grandinę. Mes taip pat naudojame kai kuriuos IC, kad praktiškai pademonstruotume „Half Adder“ grandinę.
Pusės sumaišytojo grandinė:
Žemiau pateikiama Half-Adder bloko schema, kuriai reikalingi tik du įėjimai ir pateikiami du išėjimai.
Pažiūrėkime apie galimą dviejų bitų dvejetainį pridėjimą,
| 1 g truputi arba skaitmenį | 2 -oji truputi arba skaitmenį | Bendros sumos suma < | Nešiotis |
| 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 |
Pirmasis skaitmuo, kurį galime pažymėti kaip A, o antrasis skaitmuo, kurį galime pažymėti kaip B, yra susumuojami ir mes galime pamatyti sumavimo rezultatą ir nešimo bitą. Per pirmuosius tris iš eilės 0 + 0, 0 + 1 arba 1 + 0 papildymas yra 0 arba 1, bet nėra nešiojimo šiek tiek, bet paskutinėje eilėje mes pridėjome 1 + 1 ir tai yra gaminti nešiojimo tiek 1, kartu su rezultatas 0.
Taigi, jei matome sumavimo grandinės veikimą, mums reikia tik dviejų įėjimų ir jis duos du išėjimus, vienas yra papildymo rezultatas, žymimas SUM, o kitas - CARRY OUT bit.
Pusiau papildomos grandinės statyba:
Mes matėme aukščiau esančio „Half Adder“ grandinės blokinę schemą su dviem įėjimais A, B ir dviem išėjimais - suma, vykdymas. Mes galime padaryti šią grandinę naudodami du pagrindinius vartus
- 2 įvesties „Išskirtiniai“ arba „ ARBA“ vartai
- 2 įėjimai IR vartai.
2 įvesties „Išskirtiniai“ arba „ARBA“ vartai
„Ex-OR“ vartai naudojami SUM bitui gaminti, o „ AND Gate“ - tos pačios įvesties A ir B nešimo bitams.
Tai yra dviejų įėjimų EX-OR vartų simbolis. A ir B yra dvi dvejetainės įvestys, o SUMOUT yra galutinė išvestis pridėjus du skaičius.
EX-OR vartų tiesos lentelė yra -
| A įvestis | B įvestis | SUMA |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
Aukščiau pateiktoje lentelėje galime pamatyti bendrą EX-OR vartų suminę produkciją. Kai bet kuris iš bitų A ir B yra 1, vartų išėjimas tampa 1. Dviem kitais atvejais, kai abu įėjimai yra 0 arba 1, „Ex-OR“ vartai sukuria 0 išėjimų. Sužinokite daugiau apie EX-OR vartus čia.
2 įvadai IR vartai:
X-OR vartai pateikia tik sumą ir negali pateikti nešimo bitų 1 + 1, mums reikia kitų „Carry“ vartų. AND gate puikiai tinka šiai programai.
Tai yra dviejų įėjimų IR vartų pagrindinė grandinė. Tą patį, kaip ir EX-OR vartai, jis turi du įėjimus. Jei įvestyje pateiksime A ir B bitus, tai sukurs išvestį.
Rezultatas priklauso nuo AND gate tiesos lentelės -
|
A įvestis |
B įvestis |
Nešiojamoji išvestis |
|
0 |
0 |
0 |
|
0 |
1 |
0 |
|
1 |
0 |
0 |
|
1 |
1 |
1 |
Pirmiau, rodoma „AND gate“ tiesos lentelė, kur ji gamins išvestį tik tada, kai abu įėjimai yra 1, kitaip jis neteiks išvesties, jei abu įėjimai yra 0 arba bet kuris iš įėjimų yra 1. Sužinokite daugiau apie AND gate čia.
Pusiau papildytojo loginė grandinė:
Taigi „ Half-Adder“ loginę grandinę galima sukurti sujungus šiuos du vartus ir suteikiant tą patį įėjimą abiejuose vartuose.
Tai yra Half-Adder grandinės konstrukcija, kaip mes galime matyti du vartai yra derinami ir tas pats įėjimas A ir B yra numatyta abiejų vartų, ir mes gauti SUM produkcija visoje EX-ARBA vartai ir atlikti tiek skersai ir vartai.
Būlio išraiška Half ADDER grandinės is-
SUMA = A XOR B (A + B) NUORODA = A IR B (AB)
Pusės Adderio grandinės tiesos lentelė yra tokia:
|
A įvestis |
B įvestis |
SUM (XOR out) |
NURODYTI (IR IŠ) |
|
0 |
0 |
0 |
0 |
|
1 |
0 |
1 |
0 |
|
0 |
1 |
1 |
0 |
|
1 |
1 |
0 |
1 |
Praktinis pusės papildymo grandinės demonstravimas:
Mes galime padaryti grandinę realiai ant duonos lentos, kad ją aiškiai suprastume. Tam mes panaudojome du plačiai naudojamus XOR ir AND lustus iš 74 serijos 74LS86 ir 74LS08.
Abi yra vartų IC. 74LS86 lusto viduje yra keturi XOR vartai, o 74LS08 - keturi AND vartai. Šie du IC yra plačiai prieinami, ir mes padarysime „ Half-Adder“ grandinę naudodami šiuos du.
Žemiau pateikiama abiejų IC kaiščių schema:
Grandinės schema, kad šie du IC būtų naudojami kaip pusiau sujungtos grandinės
Mes sukonstravome grandinę duonos lentoje ir stebėjome išvestį.
Pirmiau grandinės schema vieną iš XOR vartai iš 74LS86 yra naudojami ir taip pat yra vienas iš IR vartų iš 74LS08 yra naudojamas . 74LS86 1 ir 2 kaiščiai yra vartų įvestis, o 3 kaištis yra vartų išvestis, kitoje pusėje 74LS08 1 ir 2 kaiščiai yra AND vartų įvestis, o 3 kaištis yra vartų išvestis. Abiejų IC kištukas Nr. 7 yra prijungtas prie GND, o 14 -asis šių jungčių kaištis - prie VCC. Mūsų atveju VCC yra 5v. Mes pridėjome dvi lemputes, kad identifikuotume išvestį. Kai išėjimas yra 1, šviesos diodas šviečia.
Mes pridėjome DIP jungiklį grandinėje, kad įvestume vartus, 1 bitui mes teikiame 5 V kaip įvestį, o 0 - GND per 4,7 k rezistorių. 4.7k rezistorius naudojamas 0 įėjimų tiekimui, kai jungiklis yra išjungtas.
Parodomasis vaizdo įrašas pateiktas žemiau.
„Half Adder“ grandinė naudojama bitų pridėjimo ir loginio išvesties operacijoms kompiuteriuose. Be to, jis turi didelį trūkumą, kad mes negalime pateikti nešimo bitų grandinėje su A ir B įėjimais. Dėl šio apribojimo sukonstruota visa papildymo grandinė.